基于稱重控制儀表的可靠性及抗干擾設計

更新時間：2019-01-25

點擊次數：2513

　　一、概述

　　近年來隨著電子技術的飛速發展，集成電路工藝的提高，使得稱重儀表的設計更加簡單、所用元件更少，同時稱重控制儀表的性能及可靠性也得到了較快發展。無論是其稱量速度、計量精度、以及穩定性都得到了很大改善。但是，山于稱重控制儀表的工作環境比較惡劣，有些是高溫高輻射場合、有些是電網嚴重污染 (比如電網中有大功率可控硅或者大功率電機等)的場合，還有些工作在野外，所有這些場合都可能存在比較強的干擾源。這就對儀表在設計時的抗干擾性提出了更高的要求。下面根據干擾的類型分別闡述其設計措施。

　　二、電路本身產生的噪聲

　　(1)電源電路產生的干擾

　　目前，大部分儀表采用的直流供電方式。

　　市電經電源變壓器，得到所需的交流電壓，然后，經整流濾波后進入二端穩壓器得到所需的各種直流電壓。事實上，這幾部分都有可能產生干擾，從電網竄入的干擾一部分是高頻干擾，一部分是低頻干擾。低頻干擾可在濾波電路中作為波紋一塊濾除，高頻部分可山噪聲濾波器濾除。電源變壓器是利用電磁感應原理工作的，由于磁路并不*閉合，有一部分泄漏于其周圍形成干擾，這部分干擾可采取電磁屏蔽來消除。對于整流電路來說，山于整流一極管為非線性元件，它工作時，要產生基波為SOHz的多次諧波，如果這些諧波竄入后而的系統，也會對系統構成威脅。解決的方法是在每只一極管的兩側并接一只0.0luF的聚乙烯電容，另外，在PC B布線時，應使信號放大器盡量遠離電源和電源變壓器，好將整個系統電源分開做板。

　　(2)功率接口的干擾

　　有的儀表本身要馭動某些執行元件，比如電磁閥、電動機、電爐絲等。這些元件是靠繼電器或者可控硅來馭動的，而這些元件的開啟會產生各種諧波和電磁波，在設計儀表時必須采取有效措施來屏蔽這些干擾。對于繼電器來說，其觸點的斷開或閉合是干擾的源泉，解決的辦法就是在其觸點兩側增加阻容吸收回路，對于可控硅電路也可采取同樣的方法。

　　三、外界干擾

　　外界干擾主要是電磁干擾和輻射干擾，如果儀表工作在某些特定的場合，比如中頻爐或者電焊機附近，這些設備在工作時會向周圍輻射出很強的電磁波，這些強電磁波很容易竄入儀表的前向通道或者竄入數字系統，造成程序跑飛，解決這類問題的辦法是用金屬外殼來屏蔽這些干擾。國內有些廠家生產的稱重儀表就采用鋁合金外殼。還有一種外界干擾是來自太空，這種干擾具有破壞性，它就是雷電，輕者它能損壞元器件，嚴重時能使整臺儀表報廢。為避免這種結果的發生，可在電源的進線上并接一個壓敏電阻。以上我們談了干擾的起因以及簡單的抗干擾措施，這些措施在大多數情況下是有效的，但是，僅有這些是遠遠不夠的。我們知道，稱重控制儀表是很精密的一種儀表，人們對它的檢測結果非常苛刻，在設計系統時，應引起足夠的重視。下面著重談一卜線路的抗干擾設計。

　　四、PCB布線的抗干擾設計

　　這部分設計主要包括模擬部分設計、電源部分設計、中央處理器及接口部分設計、顯示及按鍵部分設計等幾個部分。

　　1.模擬電路設計

　　稱重儀表模擬部分的輸入是稱重傳感器的輸出信號，由來于這個信號非常微弱，很容易受到各種干擾，使稱量不準確或不穩定。因此，模擬部分的設計是整個系統設計的重點。模擬部分包括傳感器、放大器,A/D轉換器。從抗干擾的角度來考慮，可以將放大器和A/D轉換器單獨做在一起，這樣能夠減少干擾的引入。另外，傳感器的輸出是一個緩慢變化的直流信號，在這個信號上異加了一個相當于橋路電壓的共模信號，因此，信號在放大前好加上一級差模放大，在這級放大器上加入積分環節，就可以起到一定的抗干擾作用。如果傳感器工作在電磁干擾比較嚴重的場合，可以考慮增加一級有源濾波器。在布線時，放大器的輸出引線要盡量靠近A/D轉換器的輸入。

　　2.微處理器及接口電路的設計

　　應該說數字電路木身就有抗干擾作用，但如果干擾超過了器件的噪聲容限，它也會受到干擾。解決的辦法是，在每一個數字電路的電源弓}腳旁邊對地加一個0.1 uF的獨立電容，如果空間有限，可以每3~4個芯片加一個10uF的鋇電解電容。布線時芯片的外圍元件應盡量靠近芯片木身，還要盡量減小芯片電源與地的公共阻抗，模擬地與數字地分開布線，后單點連接即可。在焊接時，要采用中性助焊劑焊接，若采用酸性焊劑，系統工作一段時間之后會出現腐蝕現象，濘致焊點接觸不良，甚至脫落。在工藝上，要防止虛焊。布線時，布局、結構要合理，各種走線要盡量短，并且將發熱量大的元件與其它元件分開，如果印刷板有引出腳，應采用電鍍金(或銀)的工藝。布線時還要注意，應避免線與線長距離平行走線，線與線的距離盡量加大。

　　3.系統引線的選用原則

　　儀表在設計時，不可避免的要用到引線，常見的有電源引線，顯示及按鍵引線，模擬部分與數字部分引線，有的儀表還有打印機引線和串行接口引線等等。在儀表裝配時這些引線不可太長，否則過長的引線容易引入電磁干擾。在使用引線時為了安裝方便，我們一般使用接插件，在選用接插件時，盡量選用接觸可靠的元件，防止因接觸不良而引入干擾。

　　3.基于稱重控制儀表的可靠性及抗干擾設計

　　一、概述

　　二、電路本身產生的噪聲

　　(1)電源電路產生的干擾

　　目前，大部分儀表采用的直流供電方式。

　　(2)功率接口的干擾

　　三、外界干擾

　　四、PCB布線的抗干擾設計

　　這部分設計主要包括模擬部分設計、電源部分設計、中央處理器及接口部分設計、顯示及按鍵部分設計等幾個部分。

　　1.模擬電路設計

　　2.微處理器及接口電路的設計

　　3.系統引線的選用原則

　　五、軟件抗干擾措施

　　竄入微機測控系統的干擾，其頻譜往往很寬，并且具有隨機性，采用硬件抗干擾措施，只能抑制某個頻段的干擾，仍有一部分干擾會侵入到系統。這就要采取軟件抗干擾措施。軟件抗干擾方法有以下幾種:

　　1.指令冗余

　　在編寫系統程序時，可在雙字節指令和二字節指令之后插入兩個空操作指令NOP，這樣可以保證其后的指令不被拆開。從而使跑飛的程序納入正規。對于決定程序流向的指令(如RET,ACALL,LCALL,LJMP ,Jz等)和某些對系統工作有重要作用的指令(SETB P1.0等)的后面，可重復寫這些指令2~3次，以確保這些指令的正確執行。

　　2.軟件陷阱技術

　　所謂軟件陷阱，就是用引濘指令強行將捕獲的亂飛程序引向入口地址OOOOH ,在此處將程序轉向錯誤處理程序.使程序納入正規一方法是:對跑飛的程序將未使用的中斷開放時，可在其對應的中斷服務程序中設置軟件陷阱，來及時捕捉到錯誤中斷。對于跑飛到未使用的EPROM空間的程序，可以在未使用的空間用0000020000數據填滿，后一條數據應為020000當程序跑飛到此區后，便會迅速落入正規。

　　3.技術看門狗

　　微處理器受到干擾后，程序可能飛入“死循環”。這樣指令冗余，軟件陷阱都不能使程序擺脫“死循環”，我們可采用程序監視技術，即通常所說的“看門狗”技術。在程序正常執行時，程序跟它打一次交道，即“喂狗”。如果程序跑飛以后，程序不能按時“喂狗”，跟“看門狗”有關電路就會強迫系統復位或者使系統進入錯誤處理程序，使系統納入正規。常用的硬件“看門狗”有單穩態型、計數器型，另外還有芯片，比如美信公司的MAX690A , MAX692A ,MAX705等。現在很多新型51系列單片機在芯片內部集成了“看門狗”，使用時用指令將其打開即可。